Im Rahmen des "RISC-V in Space"-Workshops in Gothenburg, Schweden, stellte M.Sc. Eike Trumann seine Forschung zur Verbesserung von Fehlerinjektionstechniken bei RISC-V Prozessorarchitekturen vor. Bei seiner Poster-Präsentation mit dem Titel "FPGA Accelerated Post-Synthesis Fault Injection for RISC-V Cores" erklärte er eine fortschrittliche Methode, die Fehlertoleranz und Zuverlässigkeit von RISC-V-Core-Designs in Weltraumumgebungen effizient zu testen. Trumann demonstrierte, wie die Nutzung von FPGAs nach der Synthese den Prozess der Fehlerinjektion beschleunigt, wodurch umfassendes Testing der Single-Bit-Fehlereffekte realisierbar wird. Mit diesem Ansatz konnte er eine signifikante Zeitersparnis im Vergleich zu traditionellen Simulationstechniken zeigen, was die frühzeitige Integration von Fehlertests in den Entwicklungsprozess ermöglicht, ohne dabei die bestehenden Entwurfsressourcen drastisch zu überlasten. Das dazugehörige Paper wird zeitnah auf der Seite der ESA veröffentlicht.
